Was ist der Code für eine Stoppuhr in VHDL?

Hier ist ein einfaches Beispiel für eine Stoppuhr in VHDL:

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity stopwatch is
Port ( clk : in STD_LOGIC;
reset : in STD_LOGIC;
start_stop : in STD_LOGIC;
time_out : out STD_LOGIC_VECTOR (7 downto 0));
end stopwatch;

architecture Behavioral of stopwatch is
signal count : STD_LOGIC_VECTOR (7 downto 0) := (others => '0');
signal running : STD_LOGIC := '0';
begin
process(clk, reset)
begin
if reset = '1' then
count <= (others => '0');
running <= '0';
elsif rising_edge(clk) then
if start_stop = '1' then
running <= not running;
end if;

if running = '1' then
count <= count + 1;
end if;
end if;
end process;

time_out <= count;
end Behavioral;
```

Dieser Code beschreibt eine einfache Stoppuhr, die bei einem Taktimpuls (clk) zählt, wenn das `start_stop`-Signal aktiviert ist. Das `reset`-Signal setzt die Zählung zurück. Die aktuelle Zeit wird über das `time_out`-Signal ausgegeben.